日韩精品 中文字幕 动漫,91亚洲午夜一区,在线不卡日本v一区v二区丶,久久九九国产精品自在现拍

注冊(cè) | 登錄讀書(shū)好,好讀書(shū),讀好書(shū)!
讀書(shū)網(wǎng)-DuShu.com
當(dāng)前位置: 首頁(yè)出版圖書(shū)科學(xué)技術(shù)計(jì)算機(jī)/網(wǎng)絡(luò)網(wǎng)絡(luò)與數(shù)據(jù)通信網(wǎng)絡(luò)通信綜合邏輯設(shè)計(jì)與數(shù)字系統(tǒng)

邏輯設(shè)計(jì)與數(shù)字系統(tǒng)

邏輯設(shè)計(jì)與數(shù)字系統(tǒng)

定 價(jià):¥39.80

作 者: 劉寶琴編著
出版社: 清華大學(xué)出版社
叢編項(xiàng): 清華大學(xué)信息科學(xué)技術(shù)學(xué)院教材信息與通信工程系列
標(biāo) 簽: 數(shù)字邏輯

ISBN: 9787302093206 出版時(shí)間: 2005-04-01 包裝: 平裝
開(kāi)本: 23cm+光盤(pán)1片 頁(yè)數(shù): 420 字?jǐn)?shù):  

內(nèi)容簡(jiǎn)介

  前言 數(shù)字電子技術(shù)課程的核心內(nèi)容是數(shù)字電路的工作原理、分析和設(shè)計(jì)方法,以及數(shù)字系統(tǒng)的基本知識(shí)。重點(diǎn)是組合邏輯電路的分析和設(shè)計(jì)、同步和異步時(shí)序邏輯電路的分析和設(shè)計(jì)、數(shù)據(jù)處理器和控制器的設(shè)計(jì)。本書(shū)圍繞數(shù)字系統(tǒng)這一主線,介紹邏輯設(shè)計(jì)的理論知識(shí)、VHDL語(yǔ)言和計(jì)算機(jī)輔助設(shè)計(jì)工具,使讀者學(xué)會(huì)正確運(yùn)用各種規(guī)模的數(shù)字集成電路(特別是可編程邏輯器件),設(shè)計(jì)易于測(cè)試、可靠工作、通用或?qū)S玫臄?shù)字系統(tǒng)。 全書(shū)分為上、下兩冊(cè),共18章。 上冊(cè)包括第1~10章,其中第1~4章為基礎(chǔ)知識(shí)。第1章為緒論。第2章為數(shù)制與編碼。第3章討論分析和設(shè)計(jì)邏輯電路的數(shù)學(xué)工具——邏輯代數(shù),以及VHDL硬件描述語(yǔ)言的基本知識(shí)。第4章從使用器件的角度出發(fā),介紹了TTL和CMOS數(shù)字集成邏輯電路的基本工作原理和特性參數(shù)。第5~8章介紹各種邏輯電路的分析和設(shè)計(jì)方法。第5章介紹組合邏輯電路的分析與設(shè)計(jì)。第6章介紹鎖存器和觸發(fā)器。第7章為常見(jiàn)的時(shí)序邏輯電路。第8章綜合了第5,6,7章的知識(shí),介紹了同步時(shí)序電路和脈沖型異步時(shí)序電路,這兩種時(shí)序邏輯電路由組合邏輯電路和觸發(fā)器構(gòu)成,是數(shù)字系統(tǒng)中十分重要的電路。第9章介紹了存儲(chǔ)器和可編程邏輯器件。第10章對(duì)面向綜合的VHDL設(shè)計(jì)描述中的一些語(yǔ)法和注意事項(xiàng)做了重點(diǎn)介紹。 下冊(cè)包括第11~18章。第11章介紹電位型異步時(shí)序邏輯電路的分析與設(shè)計(jì)。第12章介紹了二進(jìn)制數(shù)的加、減、乘和除等運(yùn)算電路。第13章是本書(shū)的一個(gè)重點(diǎn),通過(guò)幾個(gè)數(shù)字系統(tǒng)設(shè)計(jì)的實(shí)例,介紹了數(shù)字系統(tǒng)設(shè)計(jì)方面的基本概念和設(shè)計(jì)方法,為讀者進(jìn)一步學(xué)習(xí)通用或?qū)S玫臄?shù)字系統(tǒng)打下基礎(chǔ)。第14章簡(jiǎn)單介紹了幾種常見(jiàn)的專用存儲(chǔ)器。第15了可測(cè)性設(shè)計(jì)問(wèn)題。第16和17章分別為邏輯仿真和面向仿真的VHDI。設(shè)計(jì)描述。第18章介紹數(shù)字信號(hào)和模擬信號(hào)相互轉(zhuǎn)換的電路。 在選材上,本書(shū)注重基礎(chǔ)知識(shí),介紹今后相當(dāng)長(zhǎng)一段時(shí)間內(nèi)仍然行之有效的基本理論和方法;同時(shí),反映近年來(lái)數(shù)字電子技術(shù)的新發(fā)展和新應(yīng)用,介紹新器件和新技術(shù)。注意培養(yǎng)學(xué)生分析問(wèn)題和解決問(wèn)題的能力,精選實(shí)例和習(xí)題,強(qiáng)調(diào)了器件傳輸延時(shí)等時(shí)間參數(shù)、系統(tǒng)中各信號(hào)在時(shí)間上的配合以及解決電路中競(jìng)爭(zhēng)一險(xiǎn)象等問(wèn)題的重要性,列舉了不同規(guī)模的數(shù)字系統(tǒng)設(shè)計(jì)的典型實(shí)例,加強(qiáng)了有關(guān)數(shù)字系統(tǒng)的設(shè)計(jì)知識(shí),增加了可測(cè)性設(shè)計(jì)和邏輯仿真等內(nèi)容。 VHDL是一種常用的硬件描述語(yǔ)言,作為一種嘗試,本書(shū)伴隨各種硬件電路的討論,逐步地介紹各種相關(guān)的VHDL語(yǔ)句。這種做法有利于消除VHDL語(yǔ)言與硬件脫節(jié)的現(xiàn)象,并且還有利于按照人們的認(rèn)識(shí)規(guī)律由淺入深地掌握VHDL語(yǔ)言。如果讀者根據(jù)學(xué)習(xí)的需要而跳過(guò)書(shū)中有關(guān)VHDL的章節(jié),也不影響閱讀的連續(xù)性。此外,本書(shū)上冊(cè)附有一張光盤(pán),內(nèi)含ALTERA公司的兩個(gè)PLD開(kāi)發(fā)軟件。讀者借助于其中的任一個(gè)軟件,均可在奔騰PC計(jì)算機(jī)上學(xué)習(xí)VHDL語(yǔ)言,驗(yàn)證自己設(shè)計(jì)電路的正確性,并熟悉PLD的開(kāi)發(fā)過(guò)程。 在編寫(xiě)過(guò)程中,本書(shū)力求做到體系結(jié)構(gòu)安排合理,物理概念闡述準(zhǔn)確,表述科學(xué),說(shuō)理透徹,語(yǔ)言流暢,通過(guò)實(shí)例使讀者深入理解理論知識(shí),以達(dá)到學(xué)以致用、便于自學(xué)之目的。 本書(shū)上冊(cè)面向電子工程、計(jì)算機(jī)技術(shù)、自動(dòng)控制和微電子器件等學(xué)科的本科生;下冊(cè)為本科生高年級(jí)和碩士生的選修教材,并可作為申請(qǐng)(信息與通信工程學(xué)科和電子科學(xué)與技術(shù)學(xué)科)碩士學(xué)位同等學(xué)力人員的復(fù)習(xí)材料和相關(guān)專業(yè)技術(shù)人員的參考書(shū)。 筆者在北京清華大學(xué)從事數(shù)字電路方面的教學(xué)和科研工作已40多年,積累了較豐富的教學(xué)和實(shí)踐經(jīng)驗(yàn),主講的課程受到同學(xué)的歡迎,獲得過(guò)校級(jí)和市級(jí)的教學(xué)成果獎(jiǎng)勵(lì),所編著的《數(shù)字電路與系統(tǒng)》(1 993年清華大學(xué)出版社出版)于1996年獲電子部第1屆全國(guó)普通高等學(xué)校優(yōu)秀教材二等獎(jiǎng)。為適應(yīng)十多年來(lái)數(shù)字電子技術(shù)飛速發(fā)展的態(tài)勢(shì)與教學(xué)改革的需要,筆者將歷年的講課筆記、素材積累乃至經(jīng)驗(yàn)、教訓(xùn)進(jìn)行歸納、總結(jié),并融合了另兩位作者多年教學(xué)與科研工作的體會(huì),共同努力編寫(xiě)了本書(shū)。書(shū)中第7,8章由王德生執(zhí)筆,第15,16章由羅嶸執(zhí)筆,其余的章節(jié)和全書(shū)的統(tǒng)稿工作由筆者完成。 在編寫(xiě)本書(shū)的過(guò)程中,清華大學(xué)董在望教授給予了熱情的支持和具體的指導(dǎo),北京信息工程學(xué)院朱茂鎰教授精心閱讀了全書(shū),提出了很多有益的建議,Altera公司中國(guó)上海代表處為本書(shū)提供了PLD開(kāi)發(fā)軟件,在此一并表示感謝。 限于作者水平,本書(shū)會(huì)存在不少缺點(diǎn)和不足之處,歡迎廣大讀者批評(píng)指正。 劉寶琴2004年秋于清華大學(xué)

作者簡(jiǎn)介

暫缺《邏輯設(shè)計(jì)與數(shù)字系統(tǒng)》作者簡(jiǎn)介

圖書(shū)目錄

第1章 緒論
1.1 脈沖信號(hào)
1.2 數(shù)字信號(hào)和數(shù)字電路
第2章 數(shù)制與編碼
2.1 數(shù)制
2.2 不同數(shù)制之間的相互轉(zhuǎn)換
2.3 用二進(jìn)制表示的其他進(jìn)制
2.4 格雷碼
2.5 字符代碼
小結(jié)
習(xí)題
第3章邏 輯代數(shù)
3.1 邏輯變量和基本的邏輯運(yùn)算
3.1.1 邏輯變量
3.1.2 基本的邏輯運(yùn)算
3.1.3 邏輯函數(shù)
3.2 常見(jiàn)的邏輯門電路
3.3 邏輯代數(shù)的基本定律和規(guī)則
3.4 常用公式
3.5 邏輯函數(shù)的標(biāo)準(zhǔn)形式
3.5.1 最小項(xiàng)
3.5.2 最大項(xiàng)
3.5.3 兩種標(biāo)準(zhǔn)形式表達(dá)式的互換
3.6 邏輯函數(shù)的代數(shù)化簡(jiǎn)方法
3.7 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
3.8 邏輯函數(shù)的表格化簡(jiǎn)法
3.9 VHDL硬件描述語(yǔ)言
3.9.1 VHDL設(shè)計(jì)描述的基本結(jié)構(gòu)
3.9.2 數(shù)據(jù)類型
3.9.3 詞法
3.9.4 運(yùn)算符
3.9.5 對(duì)象
3.9.6 VHDL語(yǔ)句
3.9.7 庫(kù)和use子句
3.9.8 設(shè)計(jì)單元舉例
3.9.9 VHDL文件及仿真實(shí)例
小結(jié)
習(xí)題
第4章 集成邏輯電路
4.1 數(shù)字集成電路的特點(diǎn)與分類
4.2 晶體管開(kāi)關(guān)特性
4.2.1 雙極型二極管開(kāi)關(guān)特性
4.2.2 雙極型晶體三極管開(kāi)關(guān)特性
4.3 MOS場(chǎng)效應(yīng)管
4.4 晶體管一晶體管邏輯電路
4.4.1 最簡(jiǎn)單的門電路
4.4.2 TTL與非門
4.4.3 TTL門的主要參數(shù)
4.4.4 肖特基TTL電路
4.4.5 可以線或的TTL門
4.5 CMOS邏輯電路
4.5.1 CMOS反相器
4.5.2 CMOS傳輸門
4.5.3 CMOS邏輯門
4.5.4 CMOS三態(tài)門
4.6 不同邏輯系列的配合問(wèn)題
小結(jié)
習(xí)題
第5章 組合邏輯電路的分析與設(shè)計(jì)
5.1 組合邏輯電路的特點(diǎn)
5.2 組合邏輯電路的分析
5.3 組合邏輯電路的設(shè)計(jì)
5.4 組合邏輯電路中的競(jìng)爭(zhēng)和險(xiǎn)象
5.4.1 競(jìng)爭(zhēng)和險(xiǎn)象
5.4.2 險(xiǎn)象的類型
5.4.3 險(xiǎn)象的消除
5.5 常見(jiàn)的組合邏輯電路
5.5.1 編碼器和優(yōu)先編碼器
5.5.2 譯碼器
5.5.3 多路選擇器和分路器
5.5.4 奇偶校驗(yàn)器
5.5.5 數(shù)值比較器
5.5.6 加法器
5.6 組合邏輯電路的VHDL描述
5.7 迭代陣列
小結(jié)
習(xí)題
第6章 鎖存器和觸發(fā)器
6.1 時(shí)序邏輯電路的基本特性
6.2 基本R-S鎖存器
6.3 門控R-S鎖存器
6.4 D鎖存器
6.5 主從型觸發(fā)器
6.5.1 主從型R-S觸發(fā)器
6.5.2 主從型D觸發(fā)器
6.5.3 主從型J-K觸發(fā)器
6.6 邊沿觸發(fā)型觸發(fā)器
6.7 觸發(fā)器的參數(shù)和使用
6.8 觸發(fā)器的邏輯功能描述
6.8.1 R-S觸發(fā)器
6.8.2 J—K觸發(fā)器
6.8.3 D觸發(fā)器
6.8.4 鐘控T觸發(fā)器
6.8.5 邊沿觸發(fā)型T觸發(fā)器
6.9 觸發(fā)器的VHDL語(yǔ)句描述
小結(jié)
習(xí)題
第7章 常見(jiàn)的時(shí)序邏輯電路
7.1 寄存器
7.1.1 異步送數(shù)寄存器
7.1.2 同步送數(shù)寄存器
7.2 二進(jìn)制計(jì)數(shù)器
7.2.1 二進(jìn)制異步計(jì)數(shù)器
7.2.2 二進(jìn)制同步計(jì)數(shù)器
7.2.3 中規(guī)模集成二進(jìn)制計(jì)數(shù)器
7.3 任意進(jìn)制計(jì)數(shù)器
7.3.1 十進(jìn)制同步計(jì)數(shù)器
7.3.2 中規(guī)模集成十進(jìn)制計(jì)數(shù)器
7.4 移位寄存器
7.5 移存型計(jì)數(shù)器
7.6 序列信號(hào)發(fā)生器
小結(jié)
習(xí)題
第8章 時(shí)序邏輯電路的分析與設(shè)計(jì)
8.1 時(shí)序邏輯電路的模型與分類
8.2 同步時(shí)序電路模型和功能描述
8.3 同步時(shí)序邏輯電路的分析
8.4 同步時(shí)序邏輯電路的設(shè)計(jì)
8.4.1 同步時(shí)序電路設(shè)計(jì)步驟
8.4.2 原始狀態(tài)圖和原始狀態(tài)表的構(gòu)成
8.4.3 狀態(tài)化簡(jiǎn)
8.4.4 狀態(tài)分配
8.4.5 確定激勵(lì)函數(shù)和輸出函數(shù)
8.4.6 自啟動(dòng)問(wèn)題
8.4.7 同步時(shí)序電路設(shè)計(jì)舉例
8.5 脈沖型異步時(shí)序邏輯電路的分析與設(shè)計(jì)
8.5.1 脈沖型異步時(shí)序電路的分析
8.5.2 脈沖型異步時(shí)序電路的設(shè)計(jì)
8.6 設(shè)計(jì)時(shí)序電路應(yīng)注意的問(wèn)題
小結(jié)
習(xí)題
第9章 存儲(chǔ)器和可編程邏輯器件
9.1 隨機(jī)存取存儲(chǔ)器(RAM)
9.1.1 RAM的結(jié)構(gòu)和參數(shù)
9.1.2 RAM的使用
9.2 只讀存儲(chǔ)器(ROM)
9.2.1或門和或非門電路
9.2.2 內(nèi)容固定的只讀存儲(chǔ)器
9.2.3 用戶可編程的只讀存儲(chǔ)器
9.2.4 ROM應(yīng)用舉例
9.3 可編程邏輯器件(PLD)
9.3.1 簡(jiǎn)單的可編程邏輯器件
9.3.2 復(fù)雜的可編程邏輯器件
9.3.3 現(xiàn)場(chǎng)可編程門陣列
9.3.4 PLD的編程方式
9.3.5 PLD的開(kāi)發(fā)過(guò)程
9.3.6 PLD的測(cè)試
9.4 存儲(chǔ)器的VHDL描述
小結(jié)
習(xí)題
第10章 面向綜合的VHDL設(shè)計(jì)描述
10.1 基本知識(shí)索引
10.2 VHDI.語(yǔ)法的一些說(shuō)明
10.2.1 設(shè)計(jì)庫(kù)及其使用方法
10.2.2數(shù)據(jù)類型的選擇
10.2.3 屬性
10.2.4 VHDL中名字的可見(jiàn)性
10.2.5 子程序
10.2.6 重載
10.2.7 信號(hào)驅(qū)動(dòng)源
10.2.8 結(jié)構(gòu)描述
10.2.9 塊語(yǔ)句
10.3 VHDL設(shè)計(jì)中的注意事項(xiàng)
小結(jié)
習(xí)題
附錄A 我國(guó)集成電路型號(hào)命名規(guī)則
附錄B 國(guó)家標(biāo)準(zhǔn)圖形符號(hào)簡(jiǎn)介
附錄C 常用邏輯符號(hào)
附錄D AItera公司MAX+plusⅡ10.2軟件的安裝和使用說(shuō)明
D1 MAX+plus Ⅱ軟件的安裝
D2 MAX+plus Ⅱ使用簡(jiǎn)介
附錄E VHDL句法規(guī)則

本目錄推薦

掃描二維碼
Copyright ? 讀書(shū)網(wǎng) rgspecialties.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號(hào) 鄂公網(wǎng)安備 42010302001612號(hào)