日韩精品 中文字幕 动漫,91亚洲午夜一区,在线不卡日本v一区v二区丶,久久九九国产精品自在现拍





		



注冊  |  登錄讀書好，好讀書，讀好書！






        
讀書網(wǎng)-DuShu.com

        
         
                
      	
                
                	
                    
                    
                

                
            
        

        

               

				
				
				
       
        




















	當(dāng)前位置： 首頁出版圖書科學(xué)技術(shù)計(jì)算機(jī)/網(wǎng)絡(luò)軟件與程序設(shè)計(jì)其他編程語言/工具FPGA/CPLD邊練邊學(xué)：快速入門Verilog/VHDL

	



    
    

    
FPGA/CPLD邊練邊學(xué)：快速入門Verilog/VHDL

    

	
FPGA/CPLD邊練邊學(xué)：快速入門Verilog/VHDL
	
	

	

	

	
定　價(jià)：￥39.50

	

			
					

						作　者：
						吳厚航 著
					

					

						出版社：
						北京航空航天大學(xué)出版社
					

					

						叢編項(xiàng)：
						
					

					

						標(biāo)　簽：
						程序設(shè)計(jì) 計(jì)算機(jī)/網(wǎng)絡(luò)
					

				
	
	

    
	
	

	

			
					

						ISBN：
						9787512411692
						出版時(shí)間：
						2013-09-01	
                        包裝：
						平裝					
					
					
					
					
						開本：
						16開
						頁數(shù)：
						262
						字?jǐn)?shù)：
						 
					
					
				

        

   

    
    
    
	
	
	
	
內(nèi)容簡介

	

	
　　《FPGA/CPLD邊練邊學(xué)——快速入門Verilog/VHDL》面向廣大的FPGA/CPLD初學(xué)者，從零開始講述可編程邏輯器件（FPGA/CPLD）以及相關(guān)的基礎(chǔ)知識，并以一個(gè)入門級的學(xué)習(xí)套件為實(shí)驗(yàn)平臺，12個(gè)應(yīng)用實(shí)例貫穿其中，不僅有基本的Verilog/VHDL語法講解，而且有設(shè)計(jì)思路和背景知識的詳細(xì)描述；手把手地將開發(fā)工具（QuartusII+ModelSim）的使用圖文并茂地展示給讀者。書中例程源程序可在北京航空航天大學(xué)出版社網(wǎng)站的“下載中心”免費(fèi)下載?！禙PGA/CPLD邊練邊學(xué)——快速入門Verilog/VHDL》內(nèi)容重基礎(chǔ)，文字詼諧幽默，適合廣大FPGA/CPLD的學(xué)習(xí)者作為入門之選，也可作為具有一定專業(yè)知識背景的電子工程師、電子信息類在校本科生、研究生等的參考資料。
	
	
	
   
	
	
	
作者簡介

	

	
　　吳厚航，特權(quán)同學(xué)]熱愛FPGA開發(fā)設(shè)計(jì)工作，擅長記錄、分析并總結(jié)經(jīng)驗(yàn)及技巧。個(gè)人技術(shù)博客在業(yè)內(nèi)有極佳的口碑。在著名電子網(wǎng)站EDN China創(chuàng)建的FPGA/CPLD助學(xué)小組成員過萬，提供了眾多適合入門和進(jìn)階的FPGA/CPLD實(shí)驗(yàn)例程以及相關(guān)資料，幫助眾多的初學(xué)者邁入FPGA開發(fā)的殿堂。
	
	
	
	
	
	
圖書目錄

	

	
第1章 可編程器件發(fā)展簡史與基本概念
1.1 可編程器件的由來與發(fā)展
1.2 設(shè)計(jì)方式與工具鏈
1.3 應(yīng)用領(lǐng)域和發(fā)展趨勢
第2章 實(shí)驗(yàn)平臺板級設(shè)計(jì)
2.1 FPGA/CPLD板級電路設(shè)計(jì)五要素
2.1.1 能量供應(yīng)——電源電路
2.1.2 心臟跳動(dòng)——時(shí)鐘電路
2.1.3 狀態(tài)初始——復(fù)位電路
2.1.4 靈活定制——配置電路
2.1.5 自由擴(kuò)展——外設(shè)電路（I/O應(yīng)用）
2.2 CPLD實(shí)驗(yàn)板DIY
2.2.1 讀懂器件手冊
2.2.2 CPLD核心電路設(shè)計(jì)
2.2.3 外設(shè)擴(kuò)展電路設(shè)計(jì)
2.2.4 110引腳分配
第3章 數(shù)字電路基礎(chǔ)
3.1 0和1-精彩世界由此開始
3.2 表面現(xiàn)象揭秘——邏輯關(guān)系
3.3 內(nèi)里本質(zhì)探索——器件結(jié)構(gòu)
第4章 Verilog與VHDL語法基礎(chǔ)
4.1 語法學(xué)習(xí)的經(jīng)驗(yàn)之談
4.2 可綜合的語法子集
4.2.1 可綜合的Verilog語法
4.2.2 可綜合的VHDL語法
4.3 代碼風(fēng)格與書寫規(guī)范
4.3.1 代碼書寫規(guī)范
4.3.2 代碼風(fēng)格
第5章 第一個(gè)完整的工程實(shí)踐案例
5.1 軟件開發(fā)平臺搭建
5.1.1 軟件下載和License申請
5.1.2 QuartusII的安裝
5.1.3 ModelSim的安裝
5.2 基本開發(fā)流程概述
5.3 第一個(gè)工程實(shí)例
5.3.1 工程創(chuàng)建與設(shè)計(jì)輸入
5.3.2 行為仿真
5.3.3 引腳分配與編譯
5.3.4 門級仿真
5.3.5 板級調(diào)試
第6章 基礎(chǔ)實(shí)驗(yàn)與拓展練習(xí)
6.1 基于時(shí)鐘分頻的PWM發(fā)生器
6.1.1 實(shí)驗(yàn)原理分析
6.1.2 Verilog參考實(shí)例
6.1.3 VHDL參考實(shí)例
6.1.4 仿真驗(yàn)證與板級調(diào)試
6.1.5 實(shí)驗(yàn)流程與注意事項(xiàng)
6.1.6 拓展練習(xí)
6.2 經(jīng)典的按鍵消抖實(shí)例
6.2.1 實(shí)驗(yàn)原理分析
6.2.2 Verilog參考實(shí)例
6.2.3 VHDL參考實(shí)例
6.2.4 仿真驗(yàn)證與板級調(diào)試
6.2.5 實(shí)驗(yàn)流程與注意事項(xiàng)
6.2.6 拓展練習(xí)
6.3 基于Johnson計(jì)數(shù)器的流水燈實(shí)驗(yàn)
……
第7章 器件資源應(yīng)用實(shí)例
	
	

	

    
       
    
	
	

   

   

   

    
   

   
本目錄推薦







掃描二維碼










    

        

            
        

        
Copyright ? 讀書網(wǎng) rgspecialties.com 2005-2020, All Rights Reserved.

        
鄂ICP備15019699號  鄂公網(wǎng)安備 42010302001612號