前言
教學建議
第1章　計算機系統(tǒng)概述 1
1.1　計算機的發(fā)展 1
1.1.1　計算機發(fā)展概況 1
1.1.2　微型計算機的發(fā)展 3
1.1.3　Intel 80x86系列處理器 5
1.2　馮·諾依曼計算機結構 6
1.2.1　二進制編碼 7
1.2.2　存儲程序和程序控制 8
1.2.3　順序執(zhí)行 9
1.2.4　組成部件 9
1.3　計算機系統(tǒng)的組成 10
1.3.1　計算機的硬件組成 10
1.3.2　計算機的總線結構 14
1.3.3　計算機系統(tǒng)的層次結構 19
1.3.4　計算機系統(tǒng)的軟件組成 23
習題 28
第2章　數(shù)據(jù)表示 29
2.1　數(shù)制 29
2.1.1　二進制和十六進制 29
2.1.2　數(shù)制之間的轉換 31
2.2　整數(shù)編碼 33
2.2.1　定點整數(shù)格式 33
2.2.2　有符號整數(shù)編碼 34
2.2.3　整數(shù)的類型轉換 38
2.2.4　整數(shù)的加減運算及溢出 41
2.2.5　整數(shù)的移位運算 46
2.2.6　整數(shù)運算的數(shù)學性質(zhì) 47
2.3　字符編碼 48
2.3.1　ASCII 48
2.3.2　Unicode 53
2.4　實數(shù)編碼 53
2.4.1　浮點數(shù)據(jù)格式 54
2.4.2　浮點運算的數(shù)學性質(zhì) 61
習題 64
第3章　數(shù)字邏輯基礎 68
3.1　邏輯代數(shù) 68
3.1.1　邏輯關系 68
3.1.2　邏輯代數(shù)運算規(guī)則 73
3.1.3　邏輯函數(shù)的形式、轉換及化簡 76
3.2　邏輯門電路 78
3.2.1　門電路的實現(xiàn) 78
3.2.2　集成電路 80
3.2.3　三態(tài)門 82
3.3　組合邏輯電路 83
3.3.1　編碼器 84
3.3.2　譯碼器 85
3.3.3　加法器 87
3.3.4　多路開關 88
3.4　時序邏輯電路 88
3.4.1　觸發(fā)器 89
3.4.2　寄存器 93
3.4.3　計數(shù)器 94
3.5　可編程邏輯器件 94
3.5.1　PLD概述 95
3.5.2　電子設計自動化 96
習題 99
第4章　處理器 101
4.1　處理器的組成 101
4.1.1　控制器 101
4.1.2　運算器 103
4.2　處理器的結構 103
4.2.1　處理器的基本結構 104
4.2.2　8086的功能結構 105
4.2.3　80386的功能結構 106
4.2.4　Pentium的功能結構 107
4.3　寄存器 109
4.3.1　通用寄存器 109
4.3.2　專用寄存器 111
4.4　存儲器組織 113
4.4.1　存儲模型 113
4.4.2　工作方式 114
4.4.3　邏輯地址 115
習題 119
第5章　指令系統(tǒng) 121
5.1　指令格式 121
5.1.1　指令編碼 121
5.1.2　IA-32指令格式 124
5.2　匯編語言基礎 126
5.2.1　匯編語言的語句格式 126
5.2.2　匯編語言的源程序框架 128
5.2.3　匯編語言的開發(fā)過程 132
5.2.4　DEVC中C語言的開發(fā)過程 137
5.3　匯編語言的常量和變量 141
5.3.1　常量表達 141
5.3.2　變量應用 143
5.4　數(shù)據(jù)尋址 150
5.4.1　立即數(shù)尋址 150
5.4.2　寄存器尋址 151
5.4.3　存儲器尋址 151
5.4.4　數(shù)據(jù)尋址的組合 158
5.5　通用數(shù)據(jù)處理指令 159
5.5.1　數(shù)據(jù)傳送類指令 160
5.5.2　算術運算類指令 164
5.5.3　位操作類指令 168
習題 172
第6章　匯編語言程序設計 177
6.1　順序程序結構 177
6.2　分支程序結構 181
6.2.1　指令尋址 181
6.2.2　無條件轉移指令 182
6.2.3　條件轉移指令 184
6.2.4　單分支程序結構 190
6.2.5　雙分支程序結構 191
6.2.6　多分支程序結構 192
6.3　循環(huán)程序結構 195
6.3.1　循環(huán)指令 195
6.3.2　計數(shù)控制循環(huán) 198
6.3.3　條件控制循環(huán) 199
6.3.4　多重循環(huán) 200
6.4　子程序 201
6.4.1　子程序指令 202
6.4.2　子程序設計 205
6.4.3　寄存器傳遞參數(shù) 208
6.4.4　共享變量傳遞參數(shù) 210
6.4.5　堆棧傳遞參數(shù) 212
6.4.6　堆棧幀 215
習題 223
第7章　存儲系統(tǒng) 229
7.1　存儲系統(tǒng)的層次結構 229
7.1.1　技術指標 230
7.1.2　層次結構 231
7.1.3　局部性原理 232
7.2　主存儲器 235
7.2.1　讀寫存儲器 236
7.2.2　ROM 241
7.2.3　半導體存儲器的連接 245
7.3　高速緩沖存儲器 249
7.3.1　高速緩存的工作原理 249
7.3.2　地址映射 252
7.3.3　替換算法 257
7.3.4　寫入策略 258
7.4　存儲管理 261
7.4.1　虛擬存儲器 261
7.4.2　段式存儲管理 262
7.4.3　頁式存儲管理 264
習題 267
第8章　輸入/輸出接口 269
8.1　I/O接口概述 269
8.1.1　I/O接口的典型結構 269
8.1.2　I/O端口的編址 271
8.1.3　I/O指令 273
8.2　外設數(shù)據(jù)的傳送方式 274
8.2.1　無條件傳送 275
8.2.2　程序查詢傳送 277
8.2.3　中斷傳送 279
8.2.4　中斷控制系統(tǒng) 283
8.2.5　DMA傳送 286
8.3　常用接口技術 289
8.3.1　定時控制接口 289
8.3.2　并行接口 297
8.3.3　異步串行通信接口 300
8.3.4　模擬接口 304
習題 305
第9章　處理器性能提高技術 308
9.1　精簡指令集計算機技術 308
9.1.1　復雜指令集和精簡指令集 308
9.1.2　MIPS處理器 311
9.2　指令流水線技術 313
9.2.1　指令流水線思想 313
9.2.2　80486的指令流水線 316
9.3　并行處理技術 318
9.3.1　并行性概念 318
9.3.2　數(shù)據(jù)級并行 319
9.3.3　指令級并行 321
9.3.4　線程級并行 325
習題 329
附錄A　32位通用指令列表 331
附錄B　MASM偽指令和操作符列表 336