第1章  硬件開(kāi)發(fā)平臺(tái)介紹 （1）

1.1  Xilinx FPGA器件 （1）

1.1.1  Xilinx公司簡(jiǎn)介 （1）

1.1.2  Xilinx的FPGA器件系列 （1）

1.2  EGO1實(shí)驗(yàn)板卡 （4）

1.2.1  EGO1實(shí)驗(yàn)板卡概述 （4）

1.2.2  板卡使用注意事項(xiàng) （4）

1.2.3  EGO1實(shí)驗(yàn)板卡用戶(hù)手冊(cè) （5）

1.3  EGO1實(shí)驗(yàn)板卡測(cè)試流程 （19）

1.4  EGO1實(shí)驗(yàn)板卡的引腳約束 （20）

第2章  Vivado軟件平臺(tái)介紹 （25）

2.1  Vivado設(shè)計(jì)套件 （25）

2.1.1  Vivado軟件安裝流程 （25）

2.1.2  IP封裝器、IP集成器和可

擴(kuò)展IP目錄 （29）

2.1.3  標(biāo)準(zhǔn)化XDC約束文件 （30）

2.1.4  工程命令語(yǔ)言 （31）

2.1.5  Vivado設(shè)計(jì)套件的啟動(dòng)

方法 （31）

2.1.6  Vivado設(shè)計(jì)套件的界面 （31）

2.2  FPGA設(shè)計(jì)流程 （36）

2.2.1  Vivado套件的設(shè)計(jì)流程 （36）

2.2.2  設(shè)計(jì)綜合流程 （39）

2.2.3  設(shè)計(jì)實(shí)現(xiàn)流程 （41）

2.3  硬件描述語(yǔ)言 （43）

2.3.1  VHDL簡(jiǎn)介 （44）

2.3.2  Verilog HDL簡(jiǎn)介 （47）

第3章  FPGA設(shè)計(jì)實(shí)例 （53）

3.1  74系列IP封裝設(shè)計(jì)實(shí)例 （53）

3.1.1  IP核分類(lèi) （53）

3.1.2  IP封裝實(shí)驗(yàn)流程 （54）

3.2  基于原理圖的設(shè)計(jì)實(shí)例—

全加器 （66）

3.2.1  全加器實(shí)驗(yàn)原理 （66）

3.2.2  實(shí)驗(yàn)步驟 （67）

3.3  基于Verilog HDL的設(shè)計(jì)實(shí)例—

流水燈 （79）

3.3.1  設(shè)計(jì)要求 （79）

3.3.2  操作步驟 （79）

第4章  組合邏輯電路設(shè)計(jì)實(shí)例 （89）

4.1  邏輯門(mén)電路 （89）

4.1.1  基本及常用的邏輯門(mén) （89）

4.1.2  與非門(mén)電路的簡(jiǎn)單應(yīng)用 （94）

4.2  多路選擇器 （96）

4.2.1  2選1多路選擇器 （96）

4.2.2  4選1多路選擇器 （97）

4.2.3  4位2選1多路選擇器 （100）

4.2.4  74LS253的IP核設(shè)計(jì)及

應(yīng)用 （102）

4.2.5  74LS151的IP核設(shè)計(jì) （104）

4.3  數(shù)值比較器 （105）

4.3.1  4位二進(jìn)制數(shù)值比較器 （106）

4.3.2  74LS85的IP核設(shè)計(jì)及

應(yīng)用 （108）

4.3.3  利用數(shù)據(jù)選擇器74LS151

設(shè)計(jì)2位比較器 （111）

4.4  譯碼器 （112）

4.4.1  3-8線(xiàn)譯碼器 （112）

4.4.2  74LS138的IP核設(shè)計(jì)及

應(yīng)用 （114）

4.4.3  顯示譯碼器 （116）

4.5  編碼器 （121）

4.5.1  二進(jìn)制普通編碼器 （121）

4.5.2  二進(jìn)制優(yōu)先編碼器 （122）

4.5.3  中規(guī)模集成8-3線(xiàn)優(yōu)先

編碼器74LS148的IP核

設(shè)計(jì) （124）

4.6  編碼轉(zhuǎn)換器 （126）

4.6.1  二進(jìn)制-BCD碼轉(zhuǎn)換器 （126）

4.6.2  格雷碼轉(zhuǎn)換器 （129）

4.7  加法器 （130）

4.7.1  半加器 （131）

4.7.2  全加器 （131）

4.7.3  4位全加器 （132）

4.8  減法器 （135）

4.8.1  半減器 （135）

4.8.2  全減器 （135）

4.9  乘法器 （138）

4.10  除法器 （141）

第5章  時(shí)序邏輯電路設(shè)計(jì)實(shí)例 （144）

5.1  鎖存器和觸發(fā)器 （144）

5.1.1  鎖存器 （144）

5.1.2  觸發(fā)器 （145）

5.1.3  74LS74的IP核設(shè)計(jì)及

應(yīng)用 （150）

5.2　寄存器 （152）

5.2.1　基本寄存器 （152）

5.2.2　移位寄存器 （155）

5.2.3  74LS194的IP核設(shè)計(jì)及

應(yīng)用 （161）

5.3　計(jì)數(shù)器 （163）

5.3.1　二進(jìn)制計(jì)數(shù)器 （163）

5.3.2　N進(jìn)制計(jì)數(shù)器 （166）

5.3.3　任意波形的實(shí)現(xiàn) （171）

5.3.4　74LS161的IP核設(shè)計(jì)及

應(yīng)用 （173）

5.4　脈沖寬度調(diào)制 （177）

5.5　時(shí)序邏輯電路綜合設(shè)計(jì) （179）

第6章　數(shù)字邏輯設(shè)計(jì)和接口實(shí)例 （186）

6.1　有限狀態(tài)機(jī) （186）

6.1.1　Moore狀態(tài)機(jī)和Mealy

狀態(tài)機(jī) （186）

6.1.2　有限狀態(tài)機(jī)設(shè)計(jì)例程 （186）

6.2　最大公約數(shù) （197）

6.2.1　GCD算法 （198）

6.2.2　改進(jìn)的GCD算法 （205）

6.3　整數(shù)平方根 （208）

6.3.1　整數(shù)平方根算法 （209）

6.3.2  改進(jìn)的整數(shù)平方根算法 （216）

6.4　存儲(chǔ)器 （219）

6.4.1　只讀存儲(chǔ)器 （219）

6.4.2　分布式的存儲(chǔ)器 （222）

6.5　VGA控制器 （225）

6.5.1　VGA的時(shí)序 （226）

6.5.2　VGA控制器實(shí)例 （227）

6.6　鍵盤(pán)和鼠標(biāo)接口 （246）

6.6.1　鍵盤(pán) （248）

6.6.2　鼠標(biāo) （251）

第7章  數(shù)字邏輯綜合實(shí)驗(yàn) （259）

7.1　數(shù)字鐘 （259）

7.2　數(shù)字頻率計(jì) （268）

7.3　7段數(shù)碼管滾動(dòng)顯示號(hào)碼 （272）

7.4　電梯控制器 （276）

參考文獻(xiàn)  （282）"